esp@cenet - Document Bibliography and Abstract

SEMICONDUCTOR DEVICE

Patent Number:

JP2002076122

Publication date:

2002-03-15

Inventor(s):

KOBAYASHI YASUAKI

Applicant(s):

NEC MICROSYSTEMS LTD

Requested Patent: JP2002076122

Application Number: JP20000255652 20000825

Priority Number(s):

IPC Classification:

H01L21/82; H01L21/3205; H01L27/04; H01L21/822

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device having an arrangement and configuration of a fuse where, even if a cutting technique with laser beam is just applied, fuses around the cut fuse are not exerted an influence upon, and a required area of a fuse part can be reduced largely.

SOLUTION: A fuse block 100 comprises a third base fuse block 300 that includes a first fuse part 113 and a second fuse part 115 to constitute a first base fuse block 110, a first fuse part 133 and a second fuse part 135 to constitute a first base fuse block 130, and a third fuse parts 211, 221 and 231 to constitute three second base fuse blocks 210, 220 and 230 respectively, and a second base fuse block 240 that includes a third fuse part 241.

Data supplied from the esp@cenet database - 12

【일본 공개특허공보 평14-076122호(2002.03.15)】

(19)日本四种介(JP) (12)公開特許公報(A)

(11)特許出版公開番号

特開2002-76122

(P2002-76122A)

(43)公開日 平成14年3月15日(2002.3.15)

(51) Jnt.CL ^T		戲別記号	P i		デーマコード (参考)	
HOIL	21/82		HO1L	21/82	P	5F033
	21/3205			21/88	S	5F038
	27/04			27/04	V	5F064
	21/822					

審査循承 未請求 謝求項の数9 OL (全 8 以)

INT 2000 - 255652(P2000 - 255652) (21)出願器号

(22) (UM) H 平成12年8月25日(2000.8.25) (71)出額人 060232036

エヌイーシーマイクロシステム株式会社 种奈川県川崎市中原区小杉町1丁目403番

53

(72) 発明者 小林 時期

神奈川煤川崎市中原区小杉町一丁目403番

83 日本雑気アイシーマイコンシステム株

致会社内

(74)代理人 100082935


并现迁 邓本 应树 (外2名)

最終資に続く

(54) 【発明の名称】 卓琳体装置

(57)【茶約】

【課題】 レーザ光を用いた切断技術をそのまま適用し ても彼切断ヒュース周辺のヒュースに影響を及ばすこと なく、且つヒューズ部の所要面積を大幅に低調できる配 置と構成のヒュースを有する平塔休袋置を提供する。 【解決手段】 ヒュースプロック100が、第1基本ヒ ューズフロック110を特成する第1ヒューズ部113 ク130を構成する第1ヒュース部133及び第2ヒュ ーズ部135と、3個の第2基本ヒューズブロック21 0,220及び230をそれぞれ構成する第3ヒュース 部211,221及び231含む第3基本ヒュースプロ ック300と第3ヒューズ部241を含む第2基本ヒュ ーズブロック240を備えている。



【特許請求の施囲】

【請求項 1】 一端が共通電位配線に接続された複数のヒューズを有する半導体装置であって、第1端部から第1の方向に延在する直線部を有し第2端部を制記共通電位配線に接続する共通配線部を、この共通配線部の前記第1端部にそれぞれの一端を接続し前記第1の方向と直交する第2の方向で且つ前記共通配線部を挟んで互い反対側に形成されたそれぞれ所定の切断領域を有する第1ヒューズ部及び第2ヒューズ部のそれぞれの他端に接続しいずれも前記第1の方向と平行で且つ前記第1ヒューズ部及び前記第2ヒューズ部に関して前記第1ヒューズ部及び前記第2ヒューズ部に関して前記共通配線部と同じ側に延在する第1接統配線部と第2接続配線部を備えた第1基本ヒューズブロックを、少なくとも一つ含むことを特徴とする半導体装置。

【請求項 2】 ヒューズが、少なくとも第1の導電膜で形成された第1のヒューズと、前記第1の導電膜と絶縁限で分離された異なる導電層の第2の導電膜で形成された第2のヒューズとを含む請求項 1記載の半導体装置。【請求項 3】 複数の第1基本ヒューズブロックを有し、この中の少なくとも2個の前記第1基本ヒューズブロックは、一方の第1ヒューズ部及び第2ヒューズ部と他方の第1ヒューズ部及び第2ヒューズ部とが互いに並行で且つ所定の距離で直接対向するように配置されている請求項 1または2記載の半導体装置。

「聯求項 4】 複数の第1基本ヒューズブロックを有し、この中の少なくとも2個の前記第1基本ヒューズブロックA、Bは同一様成であり、且つ前記第1基本ヒューズブロックBとは一方の第1ヒューズ部及び第2ヒューズ部と他方の第1ヒューズ部及び第2ヒューズ部とが所定の距離で宜いに直接対向すると共に互いに練対称になるように配置されている請求項 1万五3いずれか1項 に記載の半導体装置。

【請求項 5】 所定の切断領域を有する第3ヒューズ部と、この第3ヒューズ部の両端部にそれぞれ一列状態で接続する第3接続配線部と第4接接配線部を有する第2 基本ヒュースプロックを更に含む請求項 1万至4いずれか1項 に記載の半導体装置。

【請求項 6】 第2基本ヒューズブロックの第3ヒューズ部が第1の方向になるように配置された請求項 5記載の半導体装置。

「駐求項 7】 第1基本ヒューズプロックの第1及び第 2ヒューズ部が第1のヒューズで形成され、第2基本ヒューズプロックの第3ヒューズ部が第2のヒューズで形成された話求項 5または5に記載の半導体装置。

【詩求項 8】 第1基本ヒュースプロックが第1の導電 楔で形成され、第2基本ヒューズプロックが第2の基電 楔で形成された請求項 5または5に記載の半導体装置。 【請求項 9】 2個の同一構成の第1基本ヒューズプロ

ックA,Bと3面の同一梯成の第2基本ヒュースブロッ クを含み、前記第1基本ヒュースプロックA。 B はいず れも第1の疑電膜で形成され、3個の前記第2基本ヒュ ーズブロックはいずれも第2の隣電膜で形成され、且つ 前記第 1基本ヒューズブロックAと前配第 1基本ヒュー ズブロックBとは一方の第1ヒューズ部及び第2ヒュー ズ部と他方の第1ヒューズ部及び第2ヒューズ部とが、 前記第2基本ヒュースプロックの第3ヒュース部を露出 できる所定の距離で互いに直接対向すると共に互いに執 対称になるように配置され、3個の前記第2基本ヒュー スプロックはそれぞれの第3ヒュース部が前記第1基本 ヒュースプロックAと前記第1基本ヒュースプロックB との間に位置し、且つ前記第1基本ピューズブロック A,Bそれぞれの第1接抗配換部、共通配換部及び第2 接枝配執部と 1 個すつが重なるように配置された第 3 基 本ヒューズブロックを、少なくとも1個会む諸求項 5乃 至8いずれか1項 に記載の半導体装置。

「発明の詳細な説明」

[0001]

【発明の属する技術分野】本発明は、ヒューズを有する 半導体装置に関し、特に例えばリダンダンシセルアレイ 固路を有する半導体配接装置等のリダンダンシヒューズ 回路部でよく用いられる一端を共通電位配線に接続した 複数のヒューズを有する半導体装置に関する。

【DDD2】 【従来の技術】DRAM等の大容量半導体記憶装置にとって冗長回路技術は必須である。 リダンダンシセルアレイ回路部は、素子の微細化によって所要面積の削退が進んでいるが、不良アドレスの設定等に用いるリダンダンシヒューズ回路部、特に必要に応じてレーザ光等により切断するための切断領域を有するヒューズ部の微細化はヒューズ毎の切断領域を確保する必要があるためあまり進んでいない。

【ロロロ3】このヒューズ部の面積を削減する技術は、 既にいくつか提案されている。

【0004】例えば、特別平11-150239号公報 (以下、公知例とする)には、ヒューズを絶録層で隔離 されたn個の路層に設けることでヒューズ都の面積を1 /nに削退を図る例が開示されている。図9は、この公 知例に開示されたもので、従来同一平面に並行に配列していたヒューズ901を2階層(902, 903)に分けて配列し、ヒューズ部の所要面積を1/2にしている

[0005]

【発明が解決しようとする課題】上述の公知例に開示された方法によればヒューズ部の所等面積を低減することはできるが、ヒューズの切断のためには複数のレーザ光(905,906)を維備し、切断点907でこの複数のレーザ光が全て交差するように限射して切断点でエネルギーを重発し、溶断するようにしているので、切断方

MARGER JOHNSON

法が極めて複雑になると言う問題がある。また、階層を 増やしてヒューズ間の間隔を挟めた場合、彼切断セュー ズ周辺のヒューズが切断時の影響を受けやすくなるとい う問題もある。

【0005】従って、本発明の目的は、従来の例えばレーザ光を用いた切断技術をそのまま適用しても被切断ヒューズ周辺のヒューズに影響を及ぼすことなく、且つヒューズ部の所要面積を大幅に低減できる配置と特成のヒューズを有する半導体装置を提供することにある。【0007】

【課題を解決するための手段】そのため、本発明による - 端が共通密位配線に接続された複数のヒューズを有す る半導体装置は、第1端部から第1の方向に延在する直 森部を有し第2幅部を共通電位配線に接続する共通配線 部と、 この共通配線部の第1端部にそれぞれの一端を接 **絞し第1の方向と直交する第2の方向で且つ共通配執部** を挟んで互い反対側に形成されたそれぞれ所定の切断領 | 域を有する第1ヒューズ部及び第2ヒューズ部と、第1 ヒューズ部及び第2ヒューズ部のそれぞれの他端に接続 しいずれも第1の方向と平行で且つ第1ヒューズ部及び 第2 ヒューズ部に関して共通配線部と同じ側に延在する 第1接統配線部と第2接統配線部を備えた第1基本ヒュ ーズプロックを、少なくとも一つ含み構成されている。 【0008】このとき、ヒューズは、少なくとも第1の 雄電膜で形成された第1のヒュースと、第1の導電膜と 絶縁膜で分離された異なる薬電層の第2の薬電膜で形成 された第2のヒューズとを含むようにすることができ

【0009】また、複数の第1基本ヒューズブロックを 有し、この中の少なくとも2個の第1基本ヒューズブロックは、一方の第1ヒューズ部及び第2ヒューズ部と他 方の第1ヒューズ部及び第2ヒューズ部とが互いに並行 で且つ所定の距離で直接対向するように配置されるのが 好ましい。

【0010】また、複数の第1基本ヒューズブロックを有し、この中の少なくとも名間の第1基本ヒューズブロックA。Bは同一構成であり、且つ第1基本ヒューズブロックAと第1基本ヒューズブロックBとは一方の第1ヒューズ部及び第2ヒューズ部と他方の第1ヒューズ部及び第2ヒューズ部とが所定の距離で互いに直接対向すると共に互いに独対称になるように配置してもよい。 【0011】また、所定の切断領域を有する第3ヒューズ部と、この第3ヒューズ部の同端部にそれぞれ一列状態で接続する第3接統配線部と第4接続配線部を有する第2基本ヒューズブロックを更に含むようにすることもできる。

【0012】このとき、第1基本ヒュースプロックの第1及び第2ヒューズ部を第1のヒューズで形成し、第2基本ヒューズプロックの第3ヒューズ部を第2のヒュースで形成することができる。また、第1基本ヒューズブ

ロックを第1の疑範膜で形成し、第2基本 ヒューズブロックを第2の導範膜で形成してもよい。

【0013】更に、2個の同一枏成の第1基本ヒューズ プロックA,Bと3個の同一格成の第2基本 ヒューズブ - ロックを合み、第1基本 ヒューズブロックA,Bをいず れも第1の導電膜で形成し、3個の第2基本ヒューズブ ロックをいずれも第2の導電膜で形成し、且つ第1基本 ヒュースプロックAと第1基本ヒュースプロックBとは ー方の第1ヒューズ部及び第2ヒューズ部と他方の第1 ヒューズ部及び第2ヒューズ部とが、第2基本ヒューズ ブロックの第3ヒューズ部を露出できる所定の距離で宜 いに直接対向すると共に互いに執対称になるように配置 し、3個の第2基本ヒューズブロックはそれぞれの第3 ヒューズ部が第1基本ヒューズブロックAと第1基本ヒ ューズブロックBとの間に位置し、且つ第1基本ヒュー スプロックA,Bそれぞれの第1接較配線部、共通配線 部及び第2接紋配執部と1個ずつが重なるように配置さ れた第3基本ヒュースプロックを、少なくとも1個合む のが望ましい。

【0014】 【発明の実施の形態】次に、本発明について図面を参照 して説明する。

して説明する。 【0015】図1は、本発明の半導体装置が有するヒュ - ズブロックの一実施形態を説明するための模式的な平 面図である。 図 2 は、本実施形態のヒュースプロックが 適用される半導体装置の ヒューズを含む回路部の具体例 の一つで、特許第3035411号公報に開示されてい る公知のリダンダンシヒューズ回路の一例の回路図であ る。以下、このヒューズ舞子部H1に本寓施形態のヒュ -- ズブロックが適用された場合を例として説明する。 図 3. 4は、図1のA部を分かり易くするためにヒュース を形成する導電限毎にそれぞれのパターンを示す平面図 である。特に限定されないが、ここでは第1基本ヒュー ズブロックが下層の第1降・壁膜で形成され、第2基本ヒ ュースプロックが層間絶殺 灰を介して第1 築電膜 より上 尼に設けられる第2導電膜で形成されているものとす る。図5は、第3基本ヒューズブロックの断面構造の概 要を説明するための図で、 (a) は平面図、 (b) , (c), (d), (e) はそれぞれ (a) のX 1-X 1' 兢, X2-X2' 兢, Y1-Y1' 兢, Y2-Y 2、終に沿った断面排造概略を示す断面図である。 【ロロ15】図1を参照すると本実施形態のヒューズブ ロック100は、第1基本ヒューズブロック110(図 示せず)を構成する第1にューズ部113及び第2ヒュ ー ズ部115と、第1基本 ヒュー ズブロック 13 DM図 示せず)を構成する第1ヒューズ部133及び第2ヒュ ーズ部135と、3個の第2基本ヒューズブロック21 0,220及び230(いずれも図示せず)をそれぞれ **梯成する第3ヒューズ部211,221及び231金む**

1 を含む第 2 基本とューズプロック 2 4 0 を備えている

【ロロ17】まず、第1基本ヒュースプロックについて 説明する。図 1、3、5を参照すると、第1基本ヒュー ズブロック110は、共通配線部111と切断領域11 3pを有する第1ヒュース部113と切断領域115p を有する第2ヒューズ部115と第1接続配線部117 と第2接続配続部118を備え、第1基本ヒュースプロ ック130は、共通配線部131と切断領域133ヵを 有する第1ヒューズ部133と切断領域137pを有す る第2ヒューズ部135と第1接技配設部137と第2 接続配執部138を備えている。また、共通配決部11 1, 131以それぞれ直換部1118、1318と第1 端部111b,131bと第2端部111c,131c を備え、第1ヒューズ部113と第2ヒューズ部115 はいずれも共通配線部111の直線部1118と直交す るように且つ共通配数部111を挟んで宜いに反対側に 位置するように第1端部1116と投続し、第1ヒュー ズ部133と第2とューズ部135はいずれも共通配線 部131の直執部1310と直交するように且つ共通配 築部131を挟んで互いに反対側に位置するように第1 「姤部131bと接轅している。 更に、 第1基本ヒュース ブロック110の第1。第2ヒュース部113。115 の他端部には、それぞれ共通配統部 1 10と同じ側に越 在する第1接続配線部117と第2接続配線部118の それぞれの一端が接続し、第二基本 ヒューズブロック 1 30の第1,第2ヒューズ部133,135の他端部に は、それぞれ共通配線部130と間じ側に延在する第1 接蚊配執部137と第2接蚊配執部138のそれぞれの 一端が投枝している。尚、第1接抗配線部137と第2 接続配執部138の長手方向は、それぞれ直線部117 8と直繞部1318の長手方向に並行になるように設け られている。このとき、第1ヒューズ部113と第2ヒ ュース部115とを、また第1接統配線部117と第2 接枝配執部118とを、いずれも共退配決部110を対 称軸として森対称になるようにしておくのが好ましい。 また、第1ヒューズ部133と第2ヒューズ部135、 また第1接統配線部137と第2接統配線部138につ いても、いずれも共通配線部130を対称軸として線対 称になるようにしておくのが好ましい。共通配換部11 1, 131のそれぞれの第2端部111c, 131c は、それぞれの延長部で接続孔21,23を介して共通 電位配線10と接続し、第1接統配線部117の他端は 配線11を介してトランジスタ領域1に、また第1接続 配線部137の他端は配線15を介してトランジスタ領 埓2にそれぞれ接続し、第2接続配線部118の他婦は 配線18を介してトランジスタ領域1に、また第2接続 配線部138の他端は配線16を介してトランジスタ領 域2にそれぞれ接続している。尚、図1のトランジスタ 領域 1,2は図2のトランジスタ群 G 1, G 2に対応す

るが、詳細の図示は省略する。また、図2のQ1。Q2,Q3,インバータ及びラッチ等も、図1では図示を 省略してある。

【0018】次に第2基本ヒュースプロックについて説 明する。図1,4を参照すると、第2基本ヒュースプロ ック210は、切断領域211pを有する第3ヒュース 部211と第3接統配款部213と第4接続配款部21 5を備え、第3接統配線部213と第4接校配線部21 5を第3ヒュース部211の阿端にそれぞれの長手方向 が一直砕状になるように接続している。他の第2巻本ヒ ュースブロック220, 230, 240の構成は、図4 に示されているとおりこの第2基本 ヒューズブロック2 10の様成と同様であ るのでこれらの詳細な説明は治路 する。第2基本ヒューズブロック210,230は、4 々の第3接続配換部213,233にそれぞれ接続する 配換30.50を介してトランジスタ領域1に接続する と共に、各々の第4接統定執部215,235の延長部 でそれぞれ接続孔31,51を介して共通徳位配牒10 に投験している。また、第2基本ヒューズブロック22 0, 240は、各々の第4接統配線部225, 245に それぞれ接続する配稿40,60を介してトランジスタ 領域2に接続すると共に、各々の第3接税配換部22 3,243の延長部でそれぞれ接較孔41,51を介し て共通母位配執10に接続している。

【0019】尚、図7に示すように各ヒュース部の切断領域113p,115p,133p,133p,211p,221p,231pの長さは全てしとし、互いに並行で且つ対向するヒューズ部の中心間距離(例えば第1ヒューズ部113と第1ヒューズ部133の中心間距離)、従って共通配線部111,131と第1接続配線部117,137或いは第2接続配線部118,133との中心間距離も全てPとする。但し、P,しは、製造工程の条件とヒューズ切断条件(例えばレーザ光の照射領域3のサイズ、強度、照射位置制御精度等)により適宜定めればよい。

3が第1接技配線部117の直上に、第4接抗配線部2 15が第1接数配線部137の直上に、第3ヒューズ部 211が第1接時配線部117と第1接続配線部137 との間になるように配置され、第2基本ヒューズブロッ ク220は、第3接統配続部223が共通配線部111 の直上に、第4接続配線部225が共通配線部131の 直上に、第3ヒューズ部211が共通配統部111と共 |遊配鉄部131との間になるように配置され、第2基本 ヒュースプロック230は、第3接統配鉄部233が第 2接軌配線部 1 1 8の直上に、第 4接続配線部 2 3 5 が 第2接枝配偽部138の直上に、第3ヒューズ部231 が第2接続配款部118と第2接技配款部138との間 になるように配置されている.

【ロロ21】ここでヒューズ部に要する間接を比較す る。何えば最外周ヒュース部の中心執て囲まれた領域を ヒューズ部に築する面積とすると、8個のヒューズ条子 の場合、図10のように単純に並列に並べた場合は7P 2 の面積が必要であ り、図 9 の例の場合は 3. 5 P2 と なる。これに対し、本業施形態のヒュースプロック10 0は、1個の第3基本ヒュースプロック300と1個の 第2基本ヒューズブロック240を用いて排成してお り、3P2 の面積となる。

【0082】また、ヒューズ素子が14個になると、単 純に並列に並べた場合は 1 3 P2 の面積が必要であり、 図9の例の場合は 5、5 P2 となる。これに対し、本発 明の半導体装置では、2個の第3基本ヒューズブロック 300A、300日を用いて図8のように様成でき、5 P2 の面積となり、従来より所要面積を削減できる。

【0023】また、ヒューズ窓5は当該ヒューズブロッ ク100に含まれる金でのヒューズ部を露出するように 形成されており、且つ被切断ヒューズ部に隣接するヒュ ーズ部は当該被切断ヒューズ部と直交する方向に配置さ れているので、名 ヒューズ部の端部が平面的に互いに接 するまで接近させて配置しても、切断用レーザ光の照射 が職接ヒューズ部に及ぼす影響を抑制できている。

【0024】尚、上述の実施形態では、第1基本ヒュー ズブロックが下層の第1導電鉄で形成され、第2基本ヒ ュースプロックが層間軸線膜を介して第1導電膜より上 層に設けられる第2導電膜で形成された例を説明した が、逆に第2基本 ヒュースプロックを下層の第1獎電膜 で形成し、第2基本ヒューズプロックを層間絶縁膜を介 して第1導電限より上層に設けられる第2導電膜で形成 することもできる。この場合、第3基本ヒューズブロッ クの断面構造は、図6のようになる。図6においても、 図5と同じ構成要素は同じ参照符号を用いているので、 詳細な説明は省略する。

【0025】また、第1基本ヒュースプロック、第2基 本ヒューズブロックのいずれについても、少なくともヒ ユース部及び接続配執部(第1基本 ヒューズブロックの 場合は共通配鎮部も含む)を同一導電膜で同時に形成す

ることができる。第 1。第 2 海電膜としては、多輪品シ リコン既、或いはタングステンシリサイド(WSI)。 チタンシリサイド(TiSi)、モリブデンシリサイド (MoSi)等のシリサイド膜、更にはこれらの袪層膜 等を用いることができる。また同じ材料であってもゲー ト電極用、容量電極用、ビット線用、ワード線用等形成 される工程が異なり、宜いに絶縁肢で層間が分離されて いれば、第1,第2導電阱として使用できることは置う までもない.

【ロロ26】本発明の半導体装置がもたらずヒュース部 の団徒削減効果は、上記で簡単に説明したが、最近のメ モリデバイスではリダンダンシ用ヒュースが1000個 以上搭載されることもまれではないので、より実際に近 い例で具体的に説明する。

【ロロ27】例えばP=3.2μmとし、Yリダンダン シ用ヒュースが800個、×リダンダンシ用ヒューズが 1536個搭載されているとすると、第3基本ヒューズ ブロックを用いて設計すれば、図10のように単に並行 に配列する場合に比べてYリダンダンシ用ヒュー ズでほ ば4671 μm2、 ×リダンダンシ用ヒューズでほぼB 977 pm2 の面積削減になり、公知例の方法に比べて もYリダンダンシ用ヒューズでほぼ580μm2 、メリ ダンダンシ用ヒューズでほぼ1 11 B μ m2 の面積削減 になる。

[0028].

【発明の効果】以上説明したように、本発明の半導体装 置は、従来の例えば レーザ光を用いた切断技術をそのま ま適用しても被切断 ヒュー ズ周辺の ヒューズ に影響を及 ほすことなく、且つヒューズ部の所要面積を大幅に抵進 できるという効果が待られる、特に、リダンダンシ用ヒ ュースが大量に搭載された大容量メモリデバイス等にお いて、大きな削減効果が待られる。

【図面の簡単な説明】


【図 1】本発明の半導体装置が有するヒュースプロック の一実施形態を説明するための模式的な平面図である。 【図2】特許第3036411号公報に開示されている 公知のリダンダンシヒューズ回路の一例の回路図であ


【図3】図1のA部を分かり易くするためにヒュースを 形成する導電映毎にそれぞれのパターンを示す平面図で ある.


【図4】図1のA部を分かり具くするためにヒューズを 形成する海電関毎にそれぞれのパターンを示す平面図で ある.


【図5】第3基本ヒューズブロックの断面構造の概要を 説明するための図で、(a)は平面図、(b)。 (c), (d), (e) はそれぞれ (e) の× 1- × 1' 森,X2-X2' 镇,Y1-Y1' 葆,Y2-Y 2、袋に沿った断面構造振時を示す断面図である。 【図6】他の第3基本ヒューズブロックの断面排造の概


30, 40, 50, 60 配線21, 23, 31, 4 1, 51, 51 核抗孔110,130 第1基本 ヒューズプロック1 1 1, 131 共通配線部 1 1 3, 133 第1七二一式部115, 135 第2 ヒューズ部117,137 第1接統配執部118, 138 第2接時配線部210, 220, 230, 2 40 第2基本ヒュースプロックを11,821,2 31. 241 第3とューズ部213, 223, 23 第3接統配執部215, 225, 23 3, 243 5, 245 第4级特配级群300, 300A, 30 DB 第3基本ヒューズブロック113p, 115 p, 133p, 135p, 211p, 221p, 231 p, 241p 切断領域































フロントページの戦き

Fターム (参考) 5F038 NH04 NH27 NH28 NH29 UU)34 W11 XXD0 5F038 AV15 CA08 CA07 5F084 BB14 EE16 EE26 FF02 FF27 FF34 FF42